半導体パッケージ用配線板

半導体パッケージ用配線板のイメージ画像
当社独自の微細配線形成技術と無電解金めっき技術により、高密度化に対応、また、多彩な材料技術セミアディティブ技術、コアレス技術により薄型化に貢献します。

特長

  • 当社独自のセミアディティブ工法により、ライン/スペース=25/25µmを実現します。
  • t0.06mmコア基材使用により薄型化に対応致します。(トータル板厚:t0.4/6層)
  • 無電解金めっき採用により、リード線が不要となるため高密度設計が可能です。
  • 高剛性、低誘電、高耐熱、ハロゲンフリーなどの基材の選択が可能です。

パッケージ基板の構造例

SIP構造 3段スタック(例)
項目 単位 仕様
基材 - MCL-E-679F
ソルダー
レジスト
- PSR4000AUS308
層数 6(2-2-2)
総板厚 mm 0.40
レーザービア径 mm ø0.08
最小ライン/
スペース
µm 25/25
端子/
ラインピッチ
µm 90
端子トップ幅 µm <60
項目 単位 仕様
基材 - MCL-E-679,
MCL-E-679F
キャビティ
サイズ
mm □9.5
キャビティ深さ mm <0.45
総板厚 mm 0.65
レーザービア径 mm ø0.1
最小ライン/
スペース
µm 25/25
端子/
ラインピッチ
µm 85
端子トップ幅 µm <55

用途

  • フリップチップ実装用
  • マルチチップモジュール/システム・イン・パッケージ用(SiP)/パッケージ・オン・パッケージ用(PoP)

極薄ビルドアップ基板

特長

  • 板厚0.04mm基材を用いる事で4層で0.17mmの極薄を実現します。
  • 第1層目は配線表面の平坦化及びVia on Pad構造が容易です。
  • フィルドビア上のスタックビア構造が可能です。

カタログ・技術資料

カタログデータ(PDF形式)
製品カタログデータPDF形式(636KB)
本文ここまで